하드웨어 > 연산 증폭기의 기본 기능

TODAY534 TOTAL2,225,268
사이트 이용안내
Login▼/회원가입
최신글보기 질문게시판 기술자료 동영상강좌

아두이노 센서 ATMEGA128 PWM LED 초음파 AVR 블루투스 LCD UART 모터 적외선


BASIC4MCU | 하드웨어 | OPAMP | 연산 증폭기의 기본 기능

페이지 정보

작성자 키트 작성일2017-08-25 11:04 조회1,436회 댓글0건

본문

 

신호 체인의 기본: 
연산 증폭기의 기본 기능
 
Bill Klein Bill Klein
Senior Applications Engineer
Texas Instruments
 

지난 호에서는 연산 증폭기의 기본 구성 블록을 살펴본  이어아날로그 신호 체인의 기본빌딩 블록으로 실행되는 기능을 이해하는 시간을 갖기로 한다.

1부의 이론적인 전개를 바탕으로(참고자료 1), 기본적인 애플리케이션 회로를 이해할 수 있다.

차등 입력을 갖춘 높은 이득 회로는 아날로그 컴퓨터 시절에 지어진 이름이다. 모든 수학적 연산에는 하나의 함수를 그 다음의 함수로부터 분리시키기 위한 증폭기가 필요하다. 가장 간단한 형태로서, 연산 증폭기(Operational Amplifier)는 반전 또는 비 반전 이득으로 구성할 수 있다. (그림 1참조) 

3660040649_PTDsohWw_08apr_num08_clip_image002.gif 
그림 1. 기본 이득 단계

3660040649_2RevwW7K_08apr_num08_clip_image004.gif

이득 방정식이 Ri>Rf인 경우, 반전 단계는 1보다 작은 폐쇄형 루프 이득(Acl)을 가질 수 있다. Ri=Rf인 경우, 이득은 -1(반전)이다. 비 반전 단계에서는 1보다 작은 이득을 절대 가질 수 없다. Ri가 무한대면, 회로는 단위 이득 전압 폴로워(voltage follower)로 간단하게 정리된다. 1보다 작은 이득을 원한다면, 증폭기 앞에 전압 디바이더를 놓으면 된다.

이것은 리니어 시스템이기 때문에, 리니어 중첩 원리가 적용된다. 따라서, 다음의 확장식은 2개 이상의 신호를 합산한 것이다. (그림 2)


3660040649_g2lGaNsJ_08apr_num08_clip_image006.gif 
그림 2. 가중 >신호 합산

이러한 관계가 되기 위해서는 V2=0으로 가정해, Vout에 대한 식을 V1 함수로 표기한다. 그 다음, V1=0으로 두고, V2에 대한 식으로 정리한다. 두 가지 식을 결합하면 완전한 전달 함수를 얻게 된다. 여기서, 나타난 식의 각 항에 더 많은 입력 값을 추가하면, 전체 전달 함수는 이러한 중첩 기법으로 전개될 수 있다. 

3660040649_dpJwev2O_08apr_num08_clip_image008.gif

전압을 더하는 것은 단순한 산수 계산보다 더 큰 가치가 있다. 설계 시, 레벨 시프트를 해야 하는 경우가 여러 번 있는데, 이러한 회로는 다음과 같이 그려진다. 변동 값들을 더하면, 그림 3의 보조 연산자인 뺄셈이 가능하다.

3660040649_TDpG306a_08apr_num08_clip_image010.gif 
그림 3. 차동 증폭기

위의 방법과 같이 리니어 중첩 원리를 사용하면, 차동 증폭기에 대한 일반적인 출력 관계식을 얻을 수 있다.

3660040649_qcRyeuoj_08apr_num08_clip_image012.gif

흔히 사용되는 애플리케이션은 요구신호(desired signal)가 간섭 신호(interfering signal) 위에 놓여있다. (그림 4) 간섭 신호란, 양 입력 값에 공통인 일반 모드 전압(Vcm)을 말한다. 요구 신호는 차동 모드 전압(Vdm)을 의미한다. 이 경우에는, Vdm1과 Vdm2의 합이 된다.


3660040649_ikz3YSCK_08apr_num08_clip_image014.gif 
그림 4. 차동 증폭기 애플리케이션

R1=R4이고, R2=R3이면, Vout은 다음과 같다.

3660040649_MVHl3KNG_08apr_num08_clip_image016.gif 

간섭 신호가 제거된 정밀도는 2개의 변수, 즉 레지스터의 일치를 가늠하는 정밀도와 CMRR(Common Mode Rejection Ratio)라고 일컫는 연산 증폭기의 파라미터에서 비롯된다. 만일 완벽한 연산 증폭기가 존재한다면, 레지스터의 불일치로 인한 출력의 계산은 단순한 스프레드시트 연습에 불과하다고 할 수 있다.

3660040649_VCyDflQ7_08apr_num08_clip_image018.gif 
표 1. 레지스터 불일치에 따른 출력 계산

 

* >참고 자료
1. "SIGNAL CHAIN BASICS: Operational Amplifier--The Basic Building Block",
www.planetanalog.com/features/showArticle.jhtml;?articleID=202801320

* 저자 소개

William P. (Bill) Klein는TI 고성능 아날로그 그룹의 선임 애플리케이션 엔지니어다. 2000년 8월, TI의 버브라운(Burr-Brown)인수 합병을 통해 Bill은 TI에 합류했다. 현장에서 40년 이상 쌓은 아날로그 회로 설계자로서의 그는 광물 탐사에서부터 의료용 핵 이미징에 이르기까지 다양한 경력을 쌓았다. Bill은 현재 아날로그 회로 설계의 실제 문제에 대한 실질적인 해결방법을 제시하는 Analog eLAB 웹캐스트를 진행하고 있다. Arizona 대학에서 전자공학 학위를 수여 받았으며, Arizona주의 Professional Engineer로 등재되어있다. 그는 많은 잡지에 기술원고를 기고하고 있으며, 애플리케이션 노트 및 학회 논문을 발표하는 등 활발한 활동을 하고 있다.

 

http://www.ti.com/ww/kr/article/08apr_num08.html

댓글 0

조회수 1,436

등록된 댓글이 없습니다.

하드웨어HOME > 하드웨어 > OPAMP 목록

게시물 검색

2022년 1월 2월 3월 4월 5월 6월 7월 8월 9월 10월 11월 12월
2021년 1월 2월 3월 4월 5월 6월 7월 8월 9월 10월 11월 12월
2020년 1월 2월 3월 4월 5월 6월 7월 8월 9월 10월 11월 12월
2019년 1월 2월 3월 4월 5월 6월 7월 8월 9월 10월 11월 12월
2018년 1월 2월 3월 4월 5월 6월 7월 8월 9월 10월 11월 12월
Privacy Policy
MCU BASIC ⓒ 2020
모바일버전으로보기